何為高電容

Question

請問何為高電容, 跟一般電容有何差別 ?

可用於電池相關產品 ? 功效為何 ?

謝謝 !

"超電容" 又有何差別於高電容 ?

Answer 1

技術名稱：高電容密度之褶層型晶片電容製作技術
技術形式：中華民國專利（1件）
授權形式：專利授權
技術來源：國立大學
應用產業：積體電路產業；電子零組件產業；主被動元件；電容


技術描述：
隨著積體電路製程技術的進步，各類電子元件均朝向高集積度、高速率運作及微小化發展。對於隨機動態存取記憶體(dynamic random access memories, DRAM)的一個單元(cell)來說，在積體化後，因為電容電極接觸面積變小，造成電容量下降，因此我們利用三維褶層型電容結構來改進。在此一褶層型電容結構當中，我們改變電極幾何形狀，並以耐高溫的五氧化二鉭(Ta2O5)褶層型電容來證明此一結構的優良特性。


基本上，本專利的構想源自於多層陶瓷電容(multi-layer ceramic capacitance)，利用其可增加電極接觸面積的特點，並可配合IC製程。DRAM的一個記憶單元(memory cell)電容結構成為本發明的應用對象，在256Ｍbytes DRAM元件，一個記憶單元至少需要20~25fF/μm2，所以在現在要集積化後，提高電容值可行的方法及方向有三種，就是使用高介電值(k值)的介電材料，將介電層儘量降低其厚度，以及改變電容結構使電容面積增加。五氧化二鉭(Ta2O5)的介電係數超過20，且很容易以反應性射頻磁控濺渡法來成長，所以本專利藉由IC製程的步驟，製作成晶片型電容(chip capacitor)元件，並量測其電性，以證明此褶層型電容結構具有高電容密度之特性。


本專利提供了一種在IC製程上增加電容面積的方法，相對於一般增大面積的方法，如溝狀(trench)、疊形(stacked)及冠狀(crown)，有較簡易的製程步驟，且相較於上述的三種結構，因為層與層間的高度落差較低，所以有利於階梯覆蓋(step coverage)的能力，而對電極及五氧化二鉭(Ta2O5)表面做粗糙化(Rugged)處理，更可增加表面積，因此也可得到增加電容值的效果。理論上，此褶層型(folded)電容結構，係利用電容並聯時，電容值相加的原理，如圖一所示。圖二為單層金屬-絕緣層-金屬(MIM)結構的電容元件，在不同厚度與面積對電容值的影響，由此圖很明顯的可以看出厚度越厚，電容值越小，面積越大電容值越大，與理論相符合。圖三為不同厚度電容元件依不同的層數去做比較，圖中的y軸為每平方微米(μm2)的電容值，顯而易見的褶層數(n)與電容值幾乎成線性的關係。由高介電質薄膜五氧化二鉭(Ta2O5)與三層褶層型電容的獨特組合可得到超過30fF/μm2的電容密度值。(927字)










關鍵圖式：











圖一　褶層型(folded)電容結構製作於SiO2/Si基板與其等效電路






圖片參考：http://cdnet.stpi.org.tw/techroom/tech/images/tech_05011_1.jpg











圖二　單層MIM結構電容(Capacitance vs. Different Area)






圖片參考：http://cdnet.stpi.org.tw/techroom/tech/images/tech_05011_2.jpg











圖三　褶層型MIM結構電容(Capacitance vs. Layers)






圖片參考：http://cdnet.stpi.org.tw/techroom/tech/images/tech_05011_3.jpg


http://cdnet.stpi.org.tw/techroom/tech/tech_05011.htm









2007-08-13 19:14:41 補充：
http://tw.knowledge.yahoo.com/question/?qid=1306032813969

這裡有超電容的圖文解說,因為上面已貼不上去了,所以要自己連結!