如何消除基體效應(body effect)

Question

請問怎麼消除基體效應(body effect)?

我在知識找過,有人說是把所有NMOS的基體端都接到電路的最負端(接地端GND),所有PMOS的基體端都接到電路的最正端(電源端Vdd),

真的是這樣嗎?

可是我在電子學講義上看到的好像不是這樣耶?

有人可以詳細解說嗎

還是不太懂..

講義寫

MOSFET的基板通常都接到電源最負端(N通道),所以本體電壓更負於

通道,而行成逆向偏壓之空乏區,進而影響通道之大小ID特性,此現象為

基體效應。

基底接逆向(N通道)

閘極接正電壓?

Answer 1

問題1:有人說是把所有NMOS的基體端都接到電路的最負端(接地端GND),所有PMOS的基體端都接到電路的最正端(電源端Vdd),
真的是這樣嗎?

ans:

B:基極

D:汲極

G:閘極

s:源極


沒錯,n通道FET的B極的確是接道電源負端或s,因為通道是n型,基體是p,要造成B極對通道"逆偏"
p通道FET的B極接至+VDD,或是s端,因為通道是p型,基體是n,要造成B端對通道是"逆偏"




問題2:至於為什麼要逆偏?



ans:

以EMOS為例(增強型FET)

舉n通道來說,基體是p型,要行成通道,是要經由基體的少數電子行成n通道,如果接順偏的話,基體端會吸引少數的電子,那閘極端,將需要比B端更高的電壓,來將基體的少數電子吸回去才能形成通道,這樣要閘極付出的電壓會增加.

當Vgs >vt,在閘極與源極端已經形成通道,若B極電壓成順偏,那vt會增大,Vgs也需要增大才能形成通道,故得證.


至於p通道,就跟n通道相反,就可得證


ps:不知道這樣說明您滿意嗎?

2006-12-15 14:30:47 補充：
會造成你的困擾是因為老師可能用DMOS(空乏型FET)來解釋,或是JFET來解釋.
注意一點,EMOS(增強型FET)再製作完成時,本身並"沒有通道"喔.
n通道EMOS必須藉由Vgs>Vt與Vgd 而您老師解釋的是製作完成時,已經有通道的DMOS與JFET,這些是製作完成時,通道"早已"形成了,所以有人說其實在DMOS與JFET的Vt值,
另一名稱叫做Vp(夾止電壓),而EMOS的Vt叫做臨限電壓.

2006-12-15 14:31:17 補充：
因為DMOS與JFET,通道早已形成,所以Vgs加入的電壓要利用空乏特性將通道夾止,才能控制通道的大小.
只要n端電壓大於p端都定義為逆偏
p端電壓大於n端都定義為順偏

接下來解釋構造
n通道EMOS的
製作完成時通道未形成
d--->n ( 代表高濃度 )
s---->n

n通道DMOS的基體是"p"製作完成時通道已形成
d--->n

n通道jFET"沒有基體",也"沒有基極"
通道就是"n"
d--->n
g--->p
s---->n

2006-12-15 14:32:04 補充：
至於你問到閘極接正電壓,那是因為通道是n加正電壓,能吸引電子,加強通道,當閘極加負電壓,會排斥電子,形成空乏區,已達到控制電流大小的作用.
若你還是不太明白
你應該拿出筆記將結構圖看一下,對照我說的,應該就很清楚了,慢慢看
,一定要懂.

2006-12-15 14:37:55 補充：
MOSFET只是一個統稱,他有EMOS ,DMOS

FET有 JFET,MESFET

你要先了解老師說的是哪一種FET,將結構圖比較我說的,再來分析會更清楚

2006-12-15 14:41:35 補充：
ps:
上面的n通道DMOS少打s端結構(補上)
n通道DMOS的基體是"p"製作完成時通道已形成
d--->n
s--->n