LPT (Parallel) Port + 提升電阻

Question

請問,用筆電或PC的LPT Port 做外接I/O實驗時的一些電氣問題:
1.為什麼D0~D7輸出要加提昇電阻(pull high),若不加會有影響嗎?目前看到的資料僅極少數有加上,又沒說原因?
2.筆電的輸出電壓未達0~5V? 到3.67 ! 那麼後端的電路的準位( Hi / Low )會不會誤判.
3.輸出的訊號,Noise很高.是輸出線太長呢!還是訊號問題?
4.輸出Pin有串加100~1K ohm電阻有何作用?不加會怎樣? (限流?保護?)

Answer 1

提昇電阻(pull high)顧名思義是提升高電壓時的準位。

不加有無影響，則要看你所接的裝置。

TTL 準位 output high 規範是 2.8V以上， 3.67V 符合規範。 後端會不會誤判，要看你所接的裝置。 例如接的是 CMOS 準位的裝置(CD40xx,45xx,74HCxx)，有可能嫌不夠 high，可以如前述之 pull high 解決，或改用可接受 TTL 準位之 IC，例如 74LSxx, 74HCTxx 系列。

IC 之輸出準位與可接受之輸入準位，請看 datasheet。 datasheet 利用搜尋引擎不難找到。

Noise 情況與原因很多，所述都有可能。 請逐一隔離分析。如: 怕線的問題，就先不用線或用短線測試。

萬一短路時多少可以有限流、保護的作用。 另一原因是提供阻尼(damping)，防止訊號的振鈴現象(ringing)，振鈴包括 overshoot 與 undershoot。 防止振鈴可改善訊號品質，振鈴過大時也有保護作用。 不加不一定怎樣也不一定沒怎樣。 阻尼電阻一般不會太大，以免反而影響準位而造成問題，像是用到接近 1K 的話恐怕造成的問題更多。