English Deutsch Français Italiano Español Português 繁體中文 Bahasa Indonesia Tiếng Việt ภาษาไทย
所有分類

在電子電路或單晶片IO裡,常常可以看到升壓電阻的使用
請問何謂升壓電阻??? 其目的為何呢??
謝謝指教!!

2006-02-28 17:46:33 · 3 個解答 · 發問者 yuan_ming 1 in 科學 工程學

對對,不好意思
我說的升壓電阻,指的就是提升電阻

2006-03-01 07:17:49 · update #1

3 個解答

有些ic它的輸出腳是開汲極(open drain),也就是說它的輸出像是NPN電晶體集極,需要接一個提昇電阻才可以讓輸出腳高電位o

單晶8051輸出入腳,假如P0.1要做為輸入時,須要用指令把P0.1設定為1,還須要外接上拉的提昇電阻,使P0.1平時為高電位,當連接P0.1輸入開關(開關一腳接地,一腳P0.1)銨下時,P0.1會高電位變成低電位,如果用指令讀取,原設定為1的P0.1會變成 0 (P1~P3內部有提昇電阻不用外加 )o

TTL的IC輸出連接CMOS時也需要接一個上拉提昇電阻,因為TTL輸出hi時電壓無法為5vo

單晶AVR,PIC,EM78xx,這些內部有上拉提昇電阻和下拉電阻須要用指令設定O

2006-03-01 11:02:10 補充:
請問'升壓電阻'是不是上拉電阻或提升電阻 pull high resistor

2006-03-01 16:57:22 補充:
8051,P0做為輸入時正電源和每隻P0.0~7接一個電阻(5K~30K)就是提升電阻(P1~P3內部有提升電阻不用外加 )o

2006-02-28 18:43:39 · answer #1 · answered by 阿明 5 · 0 0

在積體電路中,常會有TTL積體電路的輸出(輸入)接到CMOS積體電路的輸入(輸出)
由於 TTL 判斷電位為"1"的 Vout/in 在 5 伏特左右,而CMOS判斷電位為"1"的Vout/in 在 3伏特左右
由於兩者判斷"1"的電位落差太大
所以在 CMOS接TTL的積體電路,會在CMOS的輸出上多接一個"提升電阻",好讓TTL的判斷正常
或是在TTL接CMOS積體電路,會在TTL輸出上接一個"降壓電阻",以保護後方的CMOS電路

如果想要實驗
到光華商場找個74LS00和45xx的AND閘,接到麵包板上試看看就知道啦

2006-02-28 19:03:10 · answer #2 · answered by 睡仙 4 · 0 0

電阻器具有限制電流大小的特性,在電學上用字母「R」代表。若依其電阻值的可變與否,可以分為固定型和可調行兩種。

固定型電阻器:在電子電路中,用的最多的是炭質電阻器,因其表面積太小,無法直接列印電阻值,而以色碼標示之,故又稱色碼電阻。
可調整型電阻器:此類型的電阻器可藉由旋扭來調整電阻值。控制L電流。要解決這個問題,我們可以增加串聯電阻或使用成本較高的降升壓 (Buck Boost) 轉換架構,確保輸入電壓範圍內都能高效率工作。啟動升壓轉換器來觸發,輸出電壓需要一段上升時間。

2006-02-28 01:59:27 · answer #3 · answered by ? 2 · 0 0

fedest.com, questions and answers